1. Thiết kế JIG, đến dán PCB không chính xác, sai số lớn -> khi dán PCB lên JIG thường xuyên phát sinh lệch PCB .- Khi in tọa độ in kem hàn lệch -> sau khi qua lò dễ phát sinh lệch tọa độ điểm gắn chip, mất chip.- Tọa độ điểm gắn chưa điều chỉnh chính xác, phát sinh lệch một số điểm trên PCB.