Nguyên nhân:-Dán PCB lên JIG không chính xác, khi in thường xuyên phát sinh lệch tọa độ in kem hàn.- Tọa độ in kem hàn lệch nhiều, rất dễ phát sinh dính chip, tại những vị trí điểm gắn gần nhau, dính chân CNT.- Tiêu chuẩn kiểm tra SPI để quá lớn, không kiểm soát hết lỗi, OP pass qua công đoạn sau -> sau khi qua lò phát sinh nhiều lỗi.